PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-013906

(43) Date of publication of application: 21.01.1994

(51)Int.CI.

HO3M 3/02

(21)Application number: 05-071306

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

30.03.1993

(72)Inventor: NAGATA MITSURU

SATOU KOUICHIROU

MATSUO TSUNETAKA

(30)Priority

Priority number: 04 73874

Priority date: 30.03.1992


Priority country: JP

(54) SIGMA-DELTA MODULATOR

(57)Abstract:

PURPOSE: To provide a digital Σ - Δ modulator capable of processing a multi-channel signal or a multi-bit signal with less number of components, decreasing chip occupancy area and reducing the cost.

CONSTITUTION: A counter 21 counts a clock signal CK. A multiplexer 22 receives sequentially digital input data D1-Dn in plural bits in response to the output signal of the counter 21. A subtracter 23 subtracts quantized output data outputted fro an n-clock delay element 24 from input data. An adder 25 being a component of an integration device 29 together with an n-clock delay element 26. A quantizer 27 quantizes the output of the adder 25 and generates an output signal. A demultiplexer 28 outputs sequentially the output signal of the quantizer 27 in response to the output signal of the counter 21.



LEGAL STATUS

[Date of request for examination]

04.04.1996

[Date of sending the examiner's decision of rejection]

18.08.1998

[Kind of final disposal of application other than the examiner's decision of rejection or application converted

registration]

[Date of final disposal for application]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-13906

(43)公開日 平成6年(1994)1月21日

(51)Int.Cl.⁵ H 0 3 M 3/02 識別記号

庁内整理番号 8522-5 J

FΙ

技術表示箇所

審査請求 未請求 請求項の数4(全12頁)

(21)出願番号

特願平5-71306

(22)出願日

平成5年(1993)3月30日

(32)優先日

(31)優先権主張番号 特顯平4-73874

平4(1992)3月30日

(33)優先権主張国

日本(JP)

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 永田 満

神奈川県川崎市幸区堀川町580番1号 株

式会社東芝半導体システム技術センター内

(72)発明者 佐藤 哮一郎

神奈川県川崎市幸区堀川町580番1号 株

式会社東芝半導体システム技術センター内

(72)発明者 松尾 恒孝

神奈川県川崎市幸区堀川町580番1号 株

式会社東芝半導体システム技術センター内


(74)代理人 弁理士 鈴江 武彦

(54)【発明の名称】 Σ-Δ変調器

(57)【要約】

【目的】この発明の目的は、少ない回路素子により多チ ャンネル信号や多ビット信号を処理することができ、チ ップの占有面積を削減できるとともにコストを低廉化し 得るデジタルΣ-△変調器を提供する。

【構成】カウンタ21はクロック信号CKをカウントす る。マルチプレクサ22は、カウンタ21の出力信号に 応じて、複数ピットのデジタル入力データD1~Dnを 順次入力する。減算器23は入力データからnクロック 遅延素子24より出力される量子化出力データを減算す る。nクロック遅延素子26と共に積分器29を構成す る加算器25は減算器23の出力を積分する。量子化器 27は加算器25の出力を量子化し出力信号を生成す る。デマルチプレクサ28はカウンタ21の出力信号に 応じて、量子化器27出力信号を順次出力する。



【特許請求の範囲】

【請求項1】 それぞれ k ビット (k は3以上の整数) からなる n チャンネル (n は2以上の整数) のデジタル 信号から1 チャンネル分のデジタル信号をクロック信号 に応じて順番に入力する入力手段と、

1

この入力手段から入力された1チャンネル分のデジタル 信号から帰還信号を減算する減算手段と、

この減算手段に接続され、減算手段から出力される信号 を複数回積分する積分手段と、

との積分手段から出力される信号を量子化値 j (jはl 10 <j<2 kを満たす整数)に量子化して出力信号を生成 する量子化手段と、

この量子化手段から出力される前記出力信号をn クロック分遅延し、前記帰還信号を生成する遅延手段と、

前記量子化手段から出力される信号を前記入力手段によって入力された順番にn チャンネルに振り分けて出力する出力手段とを具備することを特徴とする Σ - Δ 変調器。

【請求項2】 2チャンネルのデジタル信号を1チャンネル分ずつ順番に入力する入力手段と、

この入力手段に接続され、入力手段から入力された1チャンネル分のデジタル信号から帰還信号を減算する第1 の減算手段と、

この第1の減算手段に接続され、第1の減算手段から出力される信号を遅延する第1の遅延手段と、

との第1の遅延手段に接続され、第1の遅延手段から出力される信号に前記帰還信号を加算する加算手段と、

この加算手段に接続され、加算手段から出力される信号 を量子化する量子化手段と、

この加算手段と量子化手段に接続され、加算手段より出 30 力される信号から前記量子化手段より出力される信号を 減算する第2の減算手段と、

この第2の減算手段に接続され、第2の減算手段から出力される信号を遅延し前記帰還信号を出力する第2の遅延手段と、

前記量子化手段に接続され、量子化手段から出力される信号を前記入力手段によって入力された順に2 チャンネルに振り分けて出力する出力手段とを具備することを特徴とする Σ $-\Delta$ 変調器。

【請求項3】 $n = U_n + (n + 1) + (n +$

この入力手段に接続され、入力手段から入力されたデジタル信号から帰還信号を減算するとともに、キャリー信号を次の演算まで保持する保持手段を有した減算手段と

この滅算手段に接続され、滅算手段から出力される信号 をi回積分する積分手段と、

この積分手段に接続され、積分手段から出力される信号 50 ビット・D/A変換器を示している。同図において、X

を量子化し出力信号を生成する量子化手段と、

この量子化手段に接続され、量子化手段から出力される 前記出力信号を i クロック分遅延し、前記帰還信号を生 成する遅延手段と、

前記量子化手段に接続され、量子化手段から出力される 前記出力信号を出力する出力手段と、

を具備することを特徴とするΣ-Δ変調器。

【請求項4】 前記入力手段は、複数に分割された複数 チャネルのデジタル信号が入力される複数の入力端を有し、前記出力手段は前記量子化手段から出力される前記 出力信号を前記入力手段によって入力された順番に複数 チャンネルに振り分けて出力する複数の出力端を具備することを特徴とする請求項3記載のΣ-Δ変調器。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、例えばオーディオ回 路等に適用され、入力信号をこの入力信号より非常に高 い周波数の信号によってsamplingすることにより、高い S/N(信号体雑音比)を実現するオーバーサンプリン 20 グ形D/A変換器に使用するデジタルΣ-Δ変調器に関 する。

[0002]

【従来の技術】周知のように、アナログ信号をデジタル信号に変換し符号化する場合、ナイキストの定理により、信号周波数帯域 f。の2倍以上の周波数でサンプリングすれば、原信号の情報を損なわない。この為、一般的な D/A 変換器のサンプリング周波数 f。は、信号周波数帯域 f。の2.2~2.4倍程度に設定されている。

【0003】とれに対して、近年ではサンプリング周波数f、を信号周波数帯域f。よりも十分高く設定し、変換精度を高めるようにしたオーバーサンプリング形D/A変換器が開発され、実用化されている。単純なオーバーサンプリング形D/A変換器のS/Nの最大値S/Nax はビット数(分解能)をnとすると、

 $S/N_{max} = (3/2) 2^{m} (f_s / 2 f_b)$

【0004】で与えられる。との式から、D/A変換器の分解能を1ビット上げるとS/Nは6dB改善される。しかし、サンブリング周波数を2倍にしてもS/Nは3dBしか改善されないことが分かる。

【0005】そこで、サンプリング周波数 f 、を余り高くしなくてもS/Nを十分に上げる手法が種々開発されている。その中の一つに Σ - Δ 変調を使った D/A変換器がある。その例としては、次の文献が知られている。 IEEE J.OF SOLIDSTATE CIRC-UITS AUGUST 1981 Vol.-SC - 16-No4 T.MISAWA, J.E.Iwersen "Single Chip Per.Ch annel Code With Filters Utilizing Σ - Δ Modulation" p333~p341。

【0006】図19は、1次のΣ-Δ変調器を使った1 ビット・D/A変換器を示している。同図において、X

2

(z)はデジタル入力信号、Y(z)はデジタル出力信 号、E(z)は量子化誤差を表わしている。X(z)、 Y(z)、E(z)はそれぞれz変換で表わしている。 デジタル入力信号X(z)は減算器11の一方入力端に 供給される。との減算器11の出力は積分回路12を構 成する加算器13に入力される。積分回路12は加算器 13と1クロック分の遅延時間を有する1クロック遅延 回路14により構成されている。この積分器12の出力 は量子化器15に供給され量子化される。この量子化器 15の出力信号Y(z)は、D/A変換器16に供給さ*10 【数1】

*れるとともに、1クロック遅延回路17を介して減算器 11の他方入力端に供給される。この回路においては次 式が成立する。

 $Y(z) = X(z) + (1-z^{-1}) E(z)$

【0007】通常、量子化誤差E(2)は入力信号X (z) と無相関であり、周波数特性もフラットであると 考えられる。したがって、このシステムの雑音周波数特 性はシステムのクロック周期をTとすると

[8000]

 $(1 - e^{-J\omega T}) = i\omega T$ $\omega T < < 1$

【0009】となり、サンプリング周波数f、に比べて 信号周波数帯域f。を十分低くすれば、雑音は周波数に 比例するため、サンプリング周波数f。を2倍にする毎 に信号帯域でのS/Nは9dB改善される。

【0010】図20は、n次(n order) Σ-Δ変調器を 示している。とのn次Σ-Δ変換器は減算器11と積分 回路12をn段直列接続し、量子化器15の出力信号を 力端に供給している。このn次Σ-△変調器は次式で表 される伝達特性を有している。

 $Y(z) = X(z) + (1-z^{-1})^n E(z)$

【0011】とのn次∑-△変調器をD/A変換器に使 用する場合、次数をnとすると、サンプリング周波数 f , を2倍にする毎に信号帯域でのS/Nは3×(2n+ 1) d B改善される。

[0012]

【発明が解決しようとする課題】このように、∑-△変 調器を使ったオーバーサンプリング・D/A変換器は、 サンプリングレートを上げることによって大幅にS/N を改善することができる。しかし、例えばステレオ信号 を扱う場合は、通常2チャンネル分のD/A変換器を内 蔵する必要がある。このため、Σ-Δ変調器も2個必要 となる。したがって、この回路を集積回路化する場合、 多数の回路素子を要し、コストが上昇するものであっ tc.

【0013】この発明は上記課題を解決するためになさ れたものであり、その目的とするところは、入力信号を チャンネル信号や多ビット信号を処理することができ、 チップの占有面積を削減できるとともにコストを低廉化 し得るデジタル∑-△変調器を提供することである。 [0014]

【課題を解決するための手段】との発明の∑-△変調器 は、それぞれkビット(kは3以上の整数)からなるn チャンネル (nは2以上の整数) のデジタル信号から1 チャンネル分のデジタル信号をクロック信号に応じて順 番に入力する入力手段と、この入力手段から入力された

減算手段と、この減算手段に接続され、減算手段から出 力される信号を複数回積分する積分手段と、この積分手 段から出力される信号を量子化値 j (jは1<j<2* を満たす整数)に量子化して出力信号を生成する量子化 手段と、この量子化手段から出力される前記出力信号を n クロック分遅延し、前記帰還信号を生成する遅延手段 と、前記量子化手段から出力される信号を前記入力手段 1クロック遅延回路16を介して各減算器11の他方入 20 によって入力された順番にnチャンネルに振り分けて出 力する出力手段とを具備している。

> 【0015】また、2チャンネルのデジタル信号を1チ ャンネル分ずつ順番に入力する入力手段と、この入力手 段に接続され、入力手段から入力された1チャンネル分 のデジタル信号から帰還信号を減算する第1の減算手段 と、この第1の減算手段に接続され、第1の減算手段か ら出力される信号を遅延する第1の遅延手段と、この第 1の遅延手段に接続され、第1の遅延手段から出力され る信号に前記帰還信号を加算する加算手段と、この加算 30 手段に接続され、加算手段から出力される信号を置子化 する量子化手段と、この加算手段と量子化手段に接続さ れ、加算手段より出力される信号から前記量子化手段よ り出力される信号を減算する第2の減算手段と、この第 2の減算手段に接続され、第2の減算手段から出力され る信号を遅延し前記帰還信号を出力する第2の遅延手段 と、前記量子化手段に接続され、量子化手段から出力さ れる信号を前記入力手段によって入力された順に2チャ ンネルに振り分けて出力する出力手段とを具備してい る。

分割して取り込むことにより、少ない回路素子により多 40 【0016】さらに、この発明のΣ-Δ変調器は、nビ ット(nは2以上の整数)のデジタル信号をi個(iは 2以上の整数で、i <n) に分割し、この分割されたデ ジタル信号をLSB側から順番に入力する入力手段と、 この入力手段に接続され、入力手段から入力されたデジ タル信号から帰還信号を減算するとともに、キャリー信 号を次の演算まで保持する保持手段を有した減算手段 と、この減算手段に接続され、減算手段から出力される 信号をi回積分する積分手段と、この積分手段に接続さ れ、積分手段から出力される信号を量子化し出力信号を 1チャンネル分のデジタル信号から帰還信号を減算する 50 生成する量子化手段と、この量子化手段に接続され、量

子化手段から出力される前記出力信号を i クロック分遅 延し、前記帰還信号を生成する遅延手段と、前記量子化 手段に接続され、量子化手段から出力される前記出力信 号を出力する出力手段とを具備している。

【0017】また、入力手段は、複数に分割された複数 チャネルのデジタル信号が入力される複数の入力端を有 し、前記出力手段は前記量子化手段から出力される前記 出力信号を前記入力手段によって入力された順番に複数 チャンネルに振り分けて出力する複数の出力端を具備し ている。

[0018]

【作用】すなわち、この発明において、入力手段はそれ ぞれ k ビットからなる2 チャンネル以上のデジタル信号 から1チャンネル分のデジタル信号をクロック信号に応 じて順番に入力する。減算手段は入力手段から入力され た1チャンネル分のデジタル信号から帰還信号を減算す る。積分手段は減算手段から出力される信号を複数回積 分する。量子化手段は積分手段から出力される信号を量 子化値」に量子化して出力信号を生成する。遅延手段は し、前記帰還信号を生成する。出力手段は量子化手段か ら出力される信号を入力手段によって入力された順番に n チャンネルに振り分けて出力する。したがって、1個 の∑-△変調器により、複数チャンネルのデジタル信号 を処理できるため、回路素子を削減できる。

【0019】また、入力手段はi個に分割されたnビッ トのデジタル信号をLSB側から順番に入力する。減算 手段は入力手段から入力されたデジタル信号から帰還信 号を減算する。この際発生したキャリー信号は保持手段 により、次の演算まで保持される。積分手段は減算手段 30 から出力される信号を i 回積分する。量子化手段は積分 手段から出力される信号を量子化し出力信号を生成す る。遅延手段は量子化手段から出力される出力信号をi クロック分遅延し帰還信号を生成する。出力手段は量子 化手段から出力される出力信号を出力する。したがっ て、少ない回路素子によって多ビットのデジタル信号を 処理できる。

【0020】しかも、入力手段によりそれぞれ複数ビッ トに分割された多チャンネル信号を順次入力し、この入 力した信号を処理した後、各チャンネル毎に順に出力す 40 ることにより、少ない回路素子によって多ビット多チャ ンネルのデジタル信号を処理できる。

[0021]

【実施例】以下、この発明の一実施例について図面を参 照して説明する。

【0022】図1は、1次デジタル∑-△変調器をnチ ャンネル化したものである。mod.nのカウンタ2 1 はク ロック信号CKをカウントする。このカウンタ21の出 力端はマルチプレクサ22に接続されている。このマル

カウンタ21から出力される出力信号に応じて、入力端 22、~22。に供給される複数ビットのデジタル入力 信号 D1~Dnを順次入力する。マルチプレクサ22の 出力端は減算器23の一方入力端に接続されている。 と の減算器23の他方入力端にはnクロック分の遅延時間 を有するnクロック遅延素子(z-")24の出力端が接 続されている。この減算器23の出力端は加算器25の 一方入力端に接続されている。この加算器25の他方入 力端には n クロック遅延素子26の出力端が接続されて 10 いる。この加算器25の出力端は前記nクロック遅延素 子26の入力端に接続されている。との加算器25とn クロック遅延素子26は減算器23の出力を積分する積 分器29を構成している。さらに、前記加算器25の出 力端は量子化器(Q)27の入力端に接続されている。 との量子化器27は、加算器25から出力される積分さ れた信号を量子化値 j に量子化する。ここで、 j は1 < j<2* を満たす整数である。この量子化器27の出力 端は前記 n クロック遅延素子2 4 の入力端に接続される とともに、デマルチプレクサ28の入力端に接続されて 量子化手段から出力される出力信号をnクロック分遅延 20 いる。このデマルチプレクサ28は出力端28、~28 。を有し、前記カウンタ21の出力信号に応じて、量子 化器27の出力信号を出力端281~28。から順次出 力する。

> 【0023】図2は、前記nクロック遅延素子24、2 6の構成を示すものである。このnクロック遅延素子 は、例えばDタイプフリップフロップ回路によって構成 された 1 クロック遅延回路 z - 1 が n 個直列接続され、ク ロック信号CKに応じて入力信号をnクロック分遅延す る。図2は、nクロック遅延素子24、26の1ビット 分の構成を示すものであり、実際にはこれがデジタル入 力信号のビット数に応じて並列接続される。

> 【0024】図3は、前記加算器25の構成を示すもの である。この加算器はデジタル入力信号のビット数に応 じて、全加算器30が直列接続されている。この全加算 器30は、例えば図4に示すように、ナンド回路30 a、排他的ノア回路30b、排他的オア回路30cによ って構成されている。前記減算器23も加算器25と同 様の構成であり、減算するための入力信号は2の補数に 変換されている。減算器23を構成する全加算器の数 は、少なくとも入力信号のビット数とされている。上記 構成において、図5を参照して動作について説明する。 【0025】マルチプレクサ22は、カウンタ21から 出力される出力信号に応じて、入力端22、~22。に 供給されるデジタル入力信号D1~Dnを順次入力す る。このカウンタ21は入力信号Dnを入力すると、再 び入力信号 D1を入力する。この動作がカウンタ21の 出力信号に応じて繰返される。

【0026】デマルチプレクサ28は、前記カウンタ2 1の出力に応じて、マルチプレクサ22と同期して動作 チプレクサ22は、入力端22、~22。を有し、前記 50 する。すなわち、マルチプレクサ22が入力端22iか

ら信号 i を入力している時、デマルチプレクサ28も出力端28i から信号 i を出力する。ここで、i は $1 \le i$ $\le n$ を満たす整数である。

【0027】 との時、n クロック遅延素子 2 4の出力は、1 周期、すなわち、n クロック前の信号 i についての量子化信号となっている。さらに、n クロック遅延素子 2 6 と加算器 2 5 とによって構成される積分器 2 9の出力信号(x $\dot{}$)も 1 周期前の信号 i までの積分結果となっている。したがって、この Σ $-\Delta$ 変調器から出力される信号は、従来の 1 チャンネル Σ $-\Delta$ 変調器に n クロ 10 ック毎の周期で信号 i を入力し処理した信号と全く同じである。

【0028】従来の1チャンネルのΣーム変調器は1クロック周期で各チャンネルの信号を処理できる。しかし、本発明のnチャンネルを回りを調器は、図5 に示すように、nクロック周期でしか各チャンネルの信号を処理できない。しかし、近時、LSI技術は驚異的に進歩し、その動作スピードは非常に早くなっている。したがって、システムクロックをn倍とすることにより、従来と全く同じスピードで処理でき、nの値が極端に大きく20ならなければ、動作スピードは殆ど問題にならない。図6は、この発明の第2の実施例を示すものであり、この発明をm次の

【0029】∑-△変調器に適用した例を示すものであ る。ここで、mは2以上の整数である。この実施例は積 分器29をm個直列接続した以外図1と同一構成であ る。したがって、図1と同一部分には同一符号を付す。 図6において、nクロック遅延素子(z-")24と各減 算器23の相互間には、回路動作の安定性を高めるた め、乗算器31がそれぞれ接続されている。これら乗算 30 器31には係数a1, a2~amが設定されている。さ らに、前記マルチプレクサ22と減算器23の相互間に 加算器50を接続し、この加算器50と前記積分器29 の各出力端の相互間に、係数 b 1, b 2~ b m が設定さ れた乗算器51をそれぞれ接続してもよい。この構成に よれば、回路動作の安定性をさらに高めることができ る。この実施例の場合も、1次の場合と全く同様にnク ロック周期でn チャンネルの信号を処理することができ る。次に、この発明によりどの程度素子数を削減できる かを具体的に説明する。図7は、この発明を用いた2チ ャンネル∑-△変調器の一例を示すものであり、例えば ステレオ信号を処理するための回路を示すものである。 【0030】ステレオ入力信号R、Lはともに16ビッ トのデジタル信号であり、このデジタル信号は、カウン タ21によって制御されるマルチプレクサ22によって 順次入力される。このマルチプレクサ22は減算器23 aに接続されている。この減算器23aは22ピット構 成である。この減算器23 aは2クロック遅延素子(z -1)26aに接続されている。この2クロック遅延素子

プ回路が22ビット分並列接続されている。この2クロ ック遅延素子26aは加算器25に接続されている。と の加算器25は23ビット構成とされている。この加算 器25と量子化器27の相互間には信号のビット数を制 限するリミッタ40が設けられている。デマルチプレク サ28は2個の1ビットDタイプフリップフロップ回路 によって構成され、これらDタイプフリップフロップ回 路はカウンタ21の出力によって制御される。前記量子 化器27の入力端と出力端の相互間には減算器23bが 接続されている。減算器23bは22ビット構成であ る。この減算器23bの出力端は2クロック遅延素子 (z-1)26bに接続されている。この2クロック遅延 素子26 bは前記遅延素子23 aと同一構成である。と の2クロック遅延素子26bと前記加算器25の相互間 には乗算回路41が接続されている。この乗算回路41 は2クロック遅延素子26bから出力される出力信号を 1ビットシフトして2倍する。

【0031】図7に示す2チャンネル∑-△変調器は、図6に示す回路をm=2、n=2として図8に示す2チャンネル∑-△変調器に変形し、この図8に示す回路を図9乃至図12に示すように順次変形したものである。図8乃至図12において、図6、図7と同一部分には同一符号を付す。図8乃至図12において、図7に示すカウンタ21は省略している。このように変形することにより、少ない回路素子により、2チャンネル∑-△変調器を構成できる。図8乃至図12に示す回路は次式で表される。

 $Y(z) = X(z) + (1-z^{-1})$, E(z) 図6、図1 2に示す回路は次式で表される。

 $Y(z) = X(z)(z^{-1}) + (1-z^{-1})^2 E(z)$ 【0032】図6に示す回路において、サンプリング周 波数 fs = 44. 1kHzのデジタル信号を192オーバーサンプリングで Σ - Δ 変調した場合、クロック信号 CKは384fs = 16. 9MHz、1/2クロック信号は

【0033】8.45MHzとなる。この周波数は、今日のCMOS・LSIであれば十分動作する。このシグマデルタ変調器を用いることにより、S/Nが100d B以上の高性能1ビットD/A変換器を構成することができる。

【0034】図13は、図7で用いるDタイプフリップフロップ回路の具体例を示すものである。図13(a)に示すように、このDタイプフリップフロップ回路42は、2個のクロックド・インバータ43を直列接続したダイナミック型である。クロックド・インバータ43は図13(b)に示すように、4個のMOSトランジスタによって構成されている。したがって、2個のクロックト・インバータを構成するためには、8個のMOSトランジスタが必要である。

26aは直列接続された2個のDタイプフリップフロッ 50 【0035】減算器23a、23b、加算器25は、図

3、図4に示す構成であり、ナンド回路30aは4個のMOSトランシスタによって構成され、排他的ノア回路30b、排他的オア回路30cはそれぞれ10個のMOSトランシスタによって構成されている。したがって、1ビットの全加算器は24個のMOSトランシスタが必要である。また、マルチプレクサ22、デマルチプレクサ28は1ビット当り8個のMOSトランシスタが必要となり、1個のDタイプフリップフロップ回路によって構成されたカウンタ21は8個のMOSトランシスタが必要となる。さらに、乗算回路41はビットシフトのみ10であるため、MOSトランシスタは不要であり、リミッタ40は入力ビット数に対して出力ビット数を配線によって削減するため、MOSトランシスタは不要である。以上より、図7に示す2チャンネルΣ-Δ変調器を構成する素子数は、次のようになる。

 $(8 \times 16) + (24 \times 22) + (8 \times 2 \times 22) + (24 \times 23) + (24 \times 22) + (8 \times 2 \times 22) + (8 \times 2) + 8 = 2464$

これに対して、1チャンネルΣ - △変調器を2個用いて れている。 2チャンネル分を構成するために必要な素子数は次のよ 20 【0041】m番目の加算器65の出力端は量子化器 うになる。 (Q)67の入力端に接続されている。この量子化器

(24×22+8×22+24×23+24×22+8 ×22)×2=39202464/3920=0.62

【0036】 この1チャンネル∑ - △変調器は、図7に示すカウンタ21、マルチプレクサ22、デマルチプレクサ28を除き、2クロック遅延回路を1クロック遅延回路としたものである。

【0037】とのように、との発明を適用した2 チャンネル Σ – Δ 変調器の素子数は、1 チャンネル Σ – Δ 変調 30器を2 個使用した場合の6 0%程度となることが分る。との素子数の削減率は、8 チャンネルになるほど顕著となる。

【0038】図14は、この発明の第3の実施例を示すものである。この実施例は、1 チャンネルのm次デジタル Σ - Δ 変調器を示すものである。この Σ - Δ 変調器に供給されるn ビット(n は2 以上の整数)の入力信号は、i 個(i は2 以上の整数であり、i < n)に分割される。例えばn = 3 2 ビット、i = 4 の場合、この分割された入力信号 D_1 \sim D_i は、それぞれ8 ビットとなる

【0039】mod.n のカウンタ61はクロック信号CK をカウントする。とのカウンタ61にはカウンタ61の 出力信号をデコードするデコーダ70が接続されている。とのカウンタ61の出力端はマルチブレクサ62に 接続されている。とのマルチプレクサ62は、入力端62、 \sim 62、を有している。とれら入力端62、 \sim 62、には、前記i個に分割された複数ビットの入力信号D、 \sim D、がそれぞれ入力される。とのマルチプレクサ62は前記カウンタ61から出力される出力信号に応じ

て、入力端62,~62,供給された入力信号D,~D,をLSB側(D1)からMSB側(Di)に順次入力する。

10

【0040】前記マルチプレクサ62の出力端には血個 の減算器63と、m個の積分器69が交互に直列接続さ れている。1番目の減算器63の一方入力端は前記マル チプレクサ62の出力端が接続され、前記2番目以降の 各減算器63の一方入力端は前段の積分器69の出力端 が接続されている。各減算器63の他方入力端には、ク ロック信号に応じて、入力信号をiクロック分遅延する i クロック遅延素子(z-1)64の出力端が接続されて いる。前記各積分器69は加算器65とiクロック遅延 素子66とで構成されている。各加算器65の一方入力 端は前段の減算器63の出力端に接続され、各出力端は 各1クロック遅延素子66の入力端に接続されている。 各 i クロック遅延素子66の出力端は各加算器65の他 方入力端に接続されている。前記各減算器63 および各 加算器65には前記デコーダ 70の出力信号が供給さ れている。

【0041】m番目の加算器65の出力端は量子化器(Q)67の入力端に接続されている。この量子化器67は、加算器65から出力される積分された信号を量子化値」に量子化する。ここで、」は1< j < 2 *を満たす整数である。この量子化器67の出力端は前記nクロック遅延素子64の入力端に接続されるとともに、スイッチ68の入力端に接続されている。このスイッチ68は前記デコーダ70の出力信号に応じて、量子化器67から出力される信号を出力する。

【0042】図15は、前記加算器65の構成を示すも のである。この加算器65は図3に示す加算器とほぼ同 様の構成であり、図3と同一部分には同一符号を付す。 との加算器65は少なくともn/i個の全加算器30が 直列接続されている。最上段の全加算器30のキャリー 出力端/Co には1クロック遅延素子(Z-1)71の入 力端が接続され、との1クロック遅延素子71の出力端 はスイッチ72の一方入力端72、に接続されている。 このスイッチ72の他方入力端72、にはハイレベル信 号Hが供給され、出力端72,は最下段の全加算器30 のキャリー入力端/Ciに接続されている。このスイッ 40 チ72は前記デコーダ70の出力信号によって制御され る。すなわち、このスイッチ72はi個に分割された入 力信号のうちLSBを含む入力信号を演算する場合の み、出力端72,が他方入力端72,に接続され、その 他の入力信号を演算する場合、出力端72、が一方入力 端72、に接続される。したがって、LSBを含む入力 信号を演算する場合、最下段の全加算器30のキャリー 入力端/Ciにはハイレベル信号が供給され、その他の 入力信号を演算する場合、1つ前の演算において1クロ ック遅延素子71に保持された信号が最下段の全加算器 50 30のキャリー入力端/Ci に供給される。

【0043】前記全加算器30は、図4に示す回路と同 一である。また、前記減算器63も加算器65と同一の 構成であり、減算するための入力信号は2の補数に変換 されている。さらに、iクロック遅延素子64、66は i個のDタイプフリップフロップ回路によって構成さ れ、1クロック遅延素子71は1個のDタイプフリップ フロップ回路によって構成されている。iクロック遅延 素子64、66は、それぞれ演算ビット数に応じて並列 接続される。

【0044】図16は、36ビットの入力信号を処理す る従来のΣ-Δ変調器を示すものである。減算器81は 36ビット構成、加算器83は37ビット構成、減算器 86は36ビット構成、1クロック遅延素子82、87 は36ビット構成である。加算器83、減算器81、8 6はキャリー信号を保持する1クロック遅延素子を有し ていない。前記加算器83と量子化器85の間にはリミ ッタ84が設けられている。1クロック遅延素子87と 加算器83の間には、乗算回路88が接続されている。 この乗算回路88は1クロック遅延素子87の出力信号 を1ピットシフトして2倍する。

【0045】図17は、図16に示す回路と全く同一の 機能を有するこの発明の第4の実施例を示すものであ り、図14に示す回路を変形したΣ-Δ変調器である。 図17おいて、図14と同一部分には同一符号を付す。 この実施例において、36ビットの入力信号は1/2 に分 割されている。マルチプレクサ62の入力端62、には 上位16ビットの入力信号が供給され、入力端62。に は下位16ビットの入力信号が供給される。2つの減算 器63はそれぞれ22ビット構成、加算器65は23ビ ット構成、2クロック遅延素子89、90はそれぞれ2 2ビット構成である。加算器65と量子化器67の間に はリミッタ91が設けられ、2クロック遅延素子90と 加算器65の間には、乗算回路92が接続されている。 この乗算回路92は2クロック遅延素子90の出力信号 を1ビットシフトして2倍する。この実施例の場合、カ ウンタ61にはデコーダ70は接続されていない。減算 器63、加算器65に設けられたスイッチ72はカウン タ61の出力信号によって制御される。前記リミッタ9 1はカウンタ61の出力信号に応じて、上位ビットを演 算している場合のみ動作される。図16に示す回路に使 40 の回路構成を適用できる。 用される回路素子数を前述したように求めた場合、次の ようになる。

 $(24 \times 36) + (8 \times 36) + (24 \times 37) + (2$ 4×36) + (8×36) = 3192

【0046】とれに対して、図17に示す回路に使用さ れる回路素子数を上記と同様に求めた場合、次のように なる。尚、スイッチは1ビット当たり8個のトランジス タによって構成され、カウンタ61は1個のDタイプフ リップフロップ回路によって構成されるため、8個のト ランジスタが必要となる。

 $(24 \times 22 + 8 + 8) + (8 \times 22 \times 2) + (24 \times$ 23+8+8) + $(24\times22+8+8)$ + $(8\times22$

 $\times 2) = 2360$

図16と図17の回路素子数を比較した場合、

2360/3192=0.739

【0047】となり、この実施例において使用する回路 素子数は、従来の約74%で済むことが分かる。この回 路素子数の削減率は入力信号の分割数を大きくするほど 顕著となる。また、との実施例の場合、回路素子数を大 幅に削減できるため、回路素子と回路素子とを接続する ための配線領域を大幅に削減できる。これを減算回路で 考えた場合、22ビット/36ビット=0.61とな り、従来に比べて配線領域を61%削減できる。

17

【0048】図18は、この発明の第5の実施例を示す ものであり、図14と同一部分には同一符号を付す。と の実施例において、mチャンネルの入力信号C1、C2 ~Cmはそれぞれn個の入力信号D11、D12~D1 n, D21, D22~D2n~Dm1, Dm2~Dmn に分割されている。マルチプレクサ62の入力端6 20 211、6212~6211には分割された入力信号D11、 D12~Dmnがそれぞれ入力される。マルチプレクサ 62はカウンタ61の出力信号に応じて、入力端6

 2_{11} 、 62_{12} ~ 62_{11} を順次選択する。したがって、各 チャンネルの入力信号はLSB側からMSB側に順次入 力される。各減算器63および各加算器65は演算に必 要な数の全加算器を有している。iクロック遅延素子6 4、66は、クロック信号に応じて入力された信号をi クロック分遅延する。ととで、i=n×mである。デマ ルチプレクサ92は出力端92、、92、~92 を有 30 している。このデマルチプレクサ92はデコーダ70の 出力信号に応じて、出力端92,、92,~92。を順 次選択し、各チャンネルに対応して出力信号〇1、〇2 ~Omを出力する。この実施例によれば、回路素子およ び配線領域を削減して、多チャンネル、多ビットの信号 を処理することができる。

【0049】尚、この発明は、上記実施例に限定される ものではなく、例えば遅延素子、加算器、マルチプレク サ、デマルチプレクサ、スイッチ等は上記構成に限定さ れるものではなく、同様の機能を有するものであれば他

[0050]

【発明の効果】以上、詳述したようにこの発明によれ ば、入力信号を分割して取り込むことにより、少ない回 路素子により多チャンネル信号や多ビット信号を処理す ることができ、チップの占有面積を削減できるとともに コストを低廉化し得るデジタル∑-△変調器を提供でき

【図面の簡単な説明】

【図1】この発明の一実施例を示すものであり、nチャ 50 ンネル1次Σ-Δ変換器を示す回路図。

13

【図2】nクロック遅延素子の一例を示す回路図。

【図3】加算器の一例を示す回路図。

【図4】図3に示す全加算器の一例を示す回路図。

【図5】図1の動作を示すタイミングチャート。

【図6】この発明の第2の実施例を示すものであり、n チャンネル・m次Σ-Δ変調器を示す回路図。

【図7】この発明を用いた2チャンネル・2次∑-△変 調器の一実施例を示す回路図。

【図8】図6に示す回路から図7に示す回路を得るための変形過程を示す回路図。

【図9】図8に続く変形過程を示す回路図。

【図10】図9に続く変形過程を示す回路図。

【図11】図10に続く変形過程を示す回路図。

【図12】図11に続く変形過程を示す回路図。

【図13】図13(a)はクロックド・インバータを使った1クロック遅延素子の一例を示す回路図、図13 *

* (b) はクロックド・インバータを示す回路図。

【図14】 この発明の第3の実施例を示す回路図。

14

【図15】図14に示す加算器の構成を示す回路図。

【図16】従来の∑-△変調器を示す回路図。

【図17】 この発明の第4の実施例を示す回路図。


【図18】との発明の第5の実施例を示す回路図。

【図19】従来の1 チャンネル・1 次 Σ - Δ 変調器の一例を示す回路図。

【図20】従来の1チャンネル・m次∑-△変調器の一 10 例を示す回路図。


【符号の説明】

21、61…カウンタ、22、62…マルチプレクサ、23、63…減算器、24、26、64、66…クロック遅延素子、27、67…量子化器、28、92…デマルチプレクサ、29、69…積分器。




[図8] (図11)

【図6】




【図7】






【図9】

【図10】




[図12]

【図13】




(a)


[図14]




【図16】




【図20】



【図17】



【図18】



【図19】

